

Arquitectura i Configuracions Informàtiques

Tema 4. Dispositivos de E/S y buses

Davide Careglio

Introducción

- ▶ Tema 1. Introducción
- ▶ Tema 2. El microprocesador
- ▶ Tema 3. Memoria
- ▶ **Tema 4. Dispositivos de E/S y buses**
- ▶ Tema 5. DataCenters y modelos de comunicación



Tema 4. Dispositivos de E/S y buses

- ▶ Tema 1. Introducción
- ▶ Tema 2. El microprocesador
- ▶ Tema 3. Memoria
- ▶ Tema 4. Dispositivos de E/S y buses
 - ▶ Los discos
 - ▶ Arquitectura RAID
 - ▶ Buses
 - ▶ Periféricos externos
- ▶ Tema 5. DataCenters y modelos de comunicación

4.1 – Los discos

- ▶ **Discos magnéticos**
 - ▶ Alta capacidad
 - ▶ Económicos
 - ▶ Lentos
 - ▶ Electromecánicos
 - ▶ Frágiles
- ▶ **Discos de estado solido (SSD)**
 - ▶ Menor capacidad
 - ▶ Caros
 - ▶ Rápidos
 - ▶ Resistentes
 - ▶ Basados en memorias flash




4.1.1 – Discos magnéticos

- ▶ Organización y formato de los datos
 - ▶ Pistas: anillos concéntricos en el plato
 - ▶ Cada pista tiene la misma anchura que la cabeza
 - ▶ Las pistas están separadas por bandas vacías (para tener menos interferencias)
 - ▶ Cada cara de un plato puede tener pistas concéntricas
 - ▶ Los datos se transfieren en bloques → sectores







4.1.1 - Discos magnéticos

- ▶ Sistema de almacenamiento de alta capacidad, no volátil.
- ▶ Plato circular construido con metal o plástico cubierto por un material magnetizable
- ▶ Los datos se leen y se graban mediante una bobina llamada cabeza




4.1.1 - Discos magnéticos



4.1.1 - Discos magnéticos

- ▶ Formateo a bajo nivel
- ▶ Se crean áreas de identificación en las superficies magnéticas que el controlador del disco utiliza para numerar los sectores e identificar el inicio y el final de cada uno. Esta información está al principio y al final de cada sector (512 Bytes + áreas id)
 - ▶ Cabeceras y trailers de los sectores
 - ▶ En el trailer se añade el Checksum para garantizar la integridad del contenido del área de datos



4.1.1 - Discos magnéticos

- ▶ Formas de grabación en discos
- ▶ CAV
 - ▶ Velocidad angular constante
 - ▶ Forma inicial de grabación en discos magnéticos
- ▶ ZCAV (o MZR)
 - ▶ Velocidad angular constante por zonas o ZBR (Zone Bit Recording)
 - ▶ Solución actual



4.1.1 - Discos magnéticos

▶ CAV

- ▶ Velocidad de escritura y lectura de las pistas constante
- ▶ El disco gira a una velocidad constante
- ▶ Las pistas más internas se graban con una densidad mayor que las externas
- ▶ El número de bits por pista en cada sector es siempre el mismo. Se tiene que incrementar el espacio lineal entre bits de información grabados en los segmentos más externos del disco

▶ Ventaja

- ▶ se puede acceder directamente a un bloque a partir de la pista y del sector

▶ Desventaja

- ▶ se almacena la misma cantidad de información en las pistas exteriores, que son más grandes, que en las interiores



4.1.1 - Discos magnéticos

▶ ZCAV (o MZR)

- ▶ En los discos actuales, para conseguir más capacidad, la velocidad de grabación en las pistas exteriores es mayor
- ▶ En las pistas más largas la capacidad de datos es mayor (más sectores)
- ▶ Densidad de grabación uniforme

▶ Consecuencias

- ▶ Se consigue más capacidad
- ▶ En las zonas más exteriores se reduce la velocidad angular
- ▶ El número de sectores por pista se incrementa en las pistas exteriores



4.1.2 - Discos SSD

- ▶ Solid State Drive
- ▶ Es un dispositivo de almacenamiento de datos que usa una memoria no volátil, como la memoria flash, o una memoria volátil como la SDRAM, para almacenar datos, en lugar de los platos giratorios magnéticos de los discos duros convencionales.
- ▶ Actualmente los SSD basados en DRAM no son tan efectivos y son mucho más caros debido a que la DRAM son memorias volátiles
- ▶ Se prefiere el uso de memorias flash basadas en puertas NAND
 - ▶ Se suelen usar luego pequeñas DRAM como memoria cache de los SSD



4.1.2 - Discos SSD

- ▶ Un chip NAND por si solo no es muy rápido
- ▶ Tiene un tiempo de acceso de
 - ▶ 25 μ s para leer 4 kbytes
 - ▶ 250 μ s para escribir 4 kbytes
 - ▶ 2 ms para borrar 256 kbytes
- ▶ Pero dentro de una SSD operan muchos chip NAND en paralelo y su capacidad de transferencia escala a valores muy altos
 - ▶ De esta forma la alta latencia (comparada con una memoria RAM) se puede obviar siempre que las operaciones se puedan paralelizar sobre diferentes chips
- ▶ Hoy en día se suelen usar configuración híbridas con un disco SSD que actúa de memoria cache de un disco duro convencional (SSD caching).



4.1.2 - Discos SSD

Ventajas

▶ Rapidez

- ▶ Tanto en la búsqueda de los datos como en las lecturas posteriores. En una memoria de este tipo el tiempo que tienes que esperar hasta obtener el flujo de datos es siempre el mismo. Los discos SSD, por tanto, no obtienen ninguna ventaja al desfragmentar la unidad.

▶ Mayor resistencia

- ▶ Al no tener componentes mecánicos son menos sensibles a las vibraciones y a los golpes o caídas accidentales.

▶ Menor consumo

- ▶ Reducen la potencia necesaria para funcionar. Ideal para dispositivos portátiles.

▶ Menor ruido

- ▶ Otra ventaja más de no tener partes mecánicas.

▶ Resuelven los problemas de los discos magnéticos convencionales

- ▶ Retardo de acceso (depende de la posición de lectura o escritura)
- ▶ Fiabilidad



Tema 4. Dispositivos de E/S y buses

- ▶ Tema 1. Introducción
- ▶ Tema 2. El microprocesador
- ▶ Tema 3. Memoria
- ▶ Tema 4. Dispositivos de E/S y buses
 - ▶ Los discos
 - ▶ Arquitectura RAID
 - ▶ Buses
 - ▶ Periféricos externos
- ▶ Tema 5. DataCenters y modelos de comunicación

4.2 - Arquitectura RAID

- ▶ **Redundant Array of Independent Disks**
 - ▶ arquitectura para el almacenamiento de datos en discos duros, que basada en niveles define el tipo de tolerancia del sistema y la forma en la que los datos se distribuyen entre los dos o más discos que conforman el array.
- ▶ Un sistema RAID puede ser interno o externo y su implementación hardware o software. En este último caso le corresponde a la BIOS del sistema operativo controlar el RAID cuyos discos podrán ser de tipo IDE o SATA. En una implementación hardware el controlador es independiente, cuenta con capacidad de proceso propia y dispone de un interfaz SCSI o SATA para la conexión de los discos que conforman el array.
- ▶ Optimiza el acceso a discos y añadir tolerancia a errores
- ▶ Conjunto de unidades físicas de discos que desde el SO se ven como un único disco
- ▶ Discos redundantes para recuperar datos en caso de error



4.2 - Arquitectura RAID

▶ Ejemplos



4.2 - Arquitectura RAID


- ▶ **Mayor fiabilidad**
 - ▶ Por tratarse de una arquitectura tolerante a fallos con soporte de elementos redundantes
- ▶ **Mayor rendimiento y tasa de transferencia**
 - ▶ Resultado de las operaciones de lecturas/escritura simultáneas realizada sobre múltiples discos en paralelo
- ▶ **Mayor capacidad**
 - ▶ Un array de discos RAID puede verse como un disco lógico formado por la suma de los discos individuales que lo conforman, por lo que en la mayoría de las configuraciones, la capacidad total será superior
- ▶ **Mayor integridad**
 - ▶ Ante un error en los datos almacenados en alguno de los discos del array (corrupción de datos, error de grabación, ...) la información de paridad generada por los sistemas RAID permitirá reconstruir los datos perdidos manteniendo así la integridad de la información.



4.2 – Arquitectura RAID

RAID 0 - striping

- ▶ Array de discos con striping a nivel bloque sin tolerancia a fallos
- ▶ Realiza striping de datos a nivel bloque sin información de paridad con una distribución equitativa de estos entre dos o más discos
- ▶ Se precisa un mínimo de dos (2) discos



4.2 - Arquitectura RAID

RAID 0

▶ Ventajas

- ▶ Permite el acceso a más de un disco a la vez, logrando una tasa de transferencia más elevada
- ▶ Al no requerir espacio para almacenar información de redundancia, el coste por megabyte resulta inferior

▶ Desventajas


- ▶ No se dispone de información de paridad y por tanto no ofrece funcionalidad de tolerancia a fallos; en caso de avería en cualquiera de los componentes de array el sistema fallará en su totalidad
- ▶ Se pueden usar discos de diferentes tamaños, si bien el espacio de almacenamiento del conjunto estará limitado por el tamaño del disco de menor capacidad
- ▶ Para aplicaciones que requieran operaciones secuenciales con ficheros de gran tamaño donde el rendimiento sea más importante que la seguridad de los datos (p.ej. servidores de BBDD, vídeo, imágenes, CAD/CAM, ...).



4.2 – Arquitectura RAID

RAID 1 - mirroring

- ▶ Array de discos en espejo (o duplicado si se dispone de controladora duplicada) sin paridad ni striping
- ▶ Crea una copia idéntica (espejo) de un conjunto de datos en dos o más discos. En esta configuración se consigue un alto nivel de tolerancia a fallos
- ▶ Se precisa un mínimo de dos (2) discos.



4.2 – Arquitectura RAID

RAID 1

- ▶ **Ventajas**

- ▶ Protección de la información en caso de fallos del disco y/o de la controladora(en caso de tener instalada una controladora duplicada)

- ▶ **Desventajas**

- ▶ Ineficiencia debido a las tareas de escritura en el disco espejo
- ▶ Se “desperdicia” el 50% de la capacidad de almacenamiento del sistema haciendo que el coste por megabyte útil sea mayor.


- ▶ Está pensado para entornos donde el rendimiento de lectura o la disponibilidad de la información han de ser altos, y donde la recuperación de datos no es asumible o resulta muy costosa (p.ej. aplicaciones financieras o de gestión, ...).



4.2 – Arquitectura RAID

RAID 5

- ▶ Por su bajo coste RAID 5 es una de las implementaciones más populares. Utiliza striping de datos a nivel de bloque distribuyendo la información de paridad entre todos los discos que conforman el array
 - ▶ Datos de usuario y del sistema distribuidos por todos los discos
 - ▶ Acceso independiente a cada disco
- ▶ Se precisa un mínimo de tres (3) discos (usualmente 5)



4.2 – Arquitectura RAID

RAID 5

▶ Ventajas

- ▶ Proporciona un buen rendimiento con mínima pérdida de capacidad de almacenamiento
- ▶ Aporta un nivel de redundancia suficiente para ser considerado tolerante a fallos

▶ Desventajas


- ▶ Menores prestaciones que en RAID 1
 - ▶ No ofrece solución al fallo simultáneo en dos discos
 - ▶ Cuando las aplicaciones requieren muchas escrituras de tamaño inferior a la división de datos establecida (stripe), el rendimiento ofrecido por RAID 5 no es el óptimo.
-
- ▶ Para entornos de procesamiento de transacciones donde el nivel de entrada/salida y de lectura/escritura resultan intensos (p.ej. Video vigilancia, servidor de aplicaciones y/o archivo para empresas)



4.2 – Arquitectura RAID

RAID 6

- ▶ Cada vez de uso más frecuente.
- ▶ Datos de usuario y del sistema distribuidos por todos los discos
- ▶ Acceso independiente a cada disco.
- ▶ Ofrece redundancia almacenando 2 bits de paridad calculados de manera diferente que se guardan en discos diferentes
- ▶ Se precisa un mínimo de cuatro (4) discos



4.2 – Arquitectura RAID

RAID 6

- ▶ **Ventajas**

- ▶ Mejora en el rendimiento y protección frente a errores
- ▶ Garantiza la integridad de los datos en caso de que fallen hasta 2 discos duros a la vez

- ▶ **Desventajas**

- ▶ Complejidad de cálculo de los bloques de paridad. Rendimiento bajo en escrituras


- ▶ Para entornos donde la disponibilidad de la información es extremadamente crítica y prevalece sobre cualquier otro aspecto.



4.2 – Arquitectura RAID

RAID 10

- ▶ Un RAID 10 es la combinación de RAID 0 y RAID 1
- ▶ La ventaja de utilizar RAID 10 es disponer de la redundancia de RAID 1 y del nivel de rendimiento de RAID 0
 - ▶ RAID 0+1, en la que se dividen los datos entre múltiples discos y, después, se duplican en espejo los discos distribuidos en un grupo de discos idéntico
 - ▶ RAID 1+0, que duplica en espejo los datos en los casos en los que las réplicas se han distribuido entre distintas unidades.
- ▶ Mínimo 4 discos



4.2 – Arquitectura RAID

RAID 10

- ▶ **Ventajas**
 - ▶ Alto rendimiento y tolerancia a fallos
 - ▶ El rendimiento del sistema durante la reconstrucción de una unidad también es sensiblemente superior en comparación con los niveles RAID basados en paridad (RAID 5, RAID 6)
- ▶ **Desventajas**
 - ▶ Costo muy superior (normalmente, entre un 60 y un 80% más caro) al de los niveles RAID con paridad
- ▶ Para cualquier uso que requiera gran rendimiento y tolerancia a fallos, pero no una gran capacidad




Tema 4. Dispositivos de E/S y buses

- ▶ Tema 1. Introducción
- ▶ Tema 2. El microprocesador
- ▶ Tema 3. Memoria
- ▶ Tema 4. Dispositivos de E/S y buses
 - ▶ Los discos
 - ▶ Arquitectura RAID
 - ▶ Buses
 - ▶ Periféricos externos
- ▶ Tema 5. DataCenters y modelos de comunicación


4.3 - El bus

- ▶ Para la comunicación entre componentes de un ordenador se usan pequeñas redes llamadas buses
- ▶ La manera más fácil para interconectar estos elementos es usando una topología lineal
 - ▶ Todos los dispositivos están conectados a la misma red, uno después del otro




4.3 - El bus

- ▶ Para la comunicación entre componentes de un ordenador se usan pequeñas redes llamadas buses
- ▶ La manera más fácil para interconectar estos elementos es usando una topología lineal
 - ▶ Todos los dispositivos están conectados a la misma red, uno después del otro
 - ▶ **os suena algo?!?!**




4.3 - El bus

- ▶ Para la comunicación entre componentes de un ordenador se usan pequeñas redes llamadas buses
- ▶ La manera más fácil para interconectar estos elementos es usando una topología lineal
 - ▶ Todos los dispositivos están conectados a la misma red, uno después del otro
 - ▶ **os suena algo?!?! Primer Ethernet**



4.3 - El bus

- ▶ Para la comunicación entre componentes de un ordenador se usan pequeñas redes llamadas buses
- ▶ La manera más fácil para interconectar estos elementos es usando una topología lineal
 - ▶ Todos los dispositivos están conectados a la misma red, uno después del otro
- ▶ Inconveniente
 - ▶ Solamente puede transmitir un componente a la vez ya que comparten el mismo bus
 - ▶ No todos los componentes van a la misma velocidad



4.3 – El bus

Redes y prestaciones


- ▶ Hay dos métricas para evaluar las prestaciones de un sistema de comunicación
 - ▶ Ancho de banda (Bandwidth): cantidad de datos que se pueden enviar por segundo (bits/s o bytes/s)
 - ▶ Depende del tipo de bus, del número de bits que se pueden transferir en paralelo, etc.
 - ▶ Retraso (Latency): tiempo necesario para transferir un bit del transmisor al receptor (segundos)
 - ▶ Depende de la distancia entre componentes, de la congestión del bus, del protocolo de acceso al bus, etc.



4.3 – El bus


Jerarquía de buses

- ▶ La interconexión entre componentes generalmente está organizada según los requerimientos de ancho de banda y retrasos
 - ▶ Bus memoria-CPU: siendo la CPU y la memoria los componentes más rápidos, usan una interconexión corta y muy rápida
 - ▶ Bus de E/S: un bus separado interconecta los dispositivos de entrada y salida que generalmente son más lentos



4.3 - El bus


- ▶ **Generalmente se transmiten tres tipos de información en un bus**
 - ▶ Bus de control: especifica comandos de control como leer o escribir, de sincronismo o arbitraje entre dispositivos, de control de error, etc.
 - ▶ Bus de direcciones: especifica la dirección del dispositivo donde leer o escribir
 - ▶ Bus de dato: donde realmente se envían los datos
- ▶ Estos tres buses pueden ser tres redes distintas que permite que en un solo ciclo se pueda enviar información en los tres a la vez



4.3 - El bus


► Dos dispositivos interactúan de esta forma

- 1) Un dispositivo (por ejemplo la CPU), envía una señal de control a otro dispositivo (por ejemplo el disco duro) para decirle que escriba un dato
Al mismo tiempo, la CPU envía en el bus de direcciones la dirección donde escribir el dato
y envía en el bus de datos el dato a escribir
- 2) El disco duro recibe toda esta información (en paralelo o una después del otra) y confirma la operación enviando una señal de control a la CPU




4.3 - El bus

- ▶ **Bus de direcciones**
 - ▶ Generalmente son de 32 bits, es decir se pueden enviar 32 bits en paralelo
- ▶ **Bus de dato**
 - ▶ Generalmente son de 32 o 64 bits



4.3 - El bus

- ▶ Tener pero los tres buses por separado implica tener muchas interconexiones en la placa y cuesta dinero
 - ▶ Algunas solución multiplexan direcciones y datos
 - ▶ De esta forma pero hay que enviar las dos informaciones una después de la otra y por lo tanto se necesitaría más tiempo



4.3 – El bus

Tipos

▶ Bus síncrono

- ▶ Entre sus líneas de control se incluye una señal de reloj. El protocolo para la comunicación es fijo y está gobernado por la señal de reloj
→ se asume que los envíos llegan correctamente

▶ Ventajas

- ▶ Puede funcionar a gran velocidad y se puede implementar con un sistema secuencial sencillo.

▶ Inconvenientes

- ▶ No es adecuado para mezclar dispositivos con grandes diferencias de velocidad.

▶ Los buses de memoria suelen ser síncronos



4.3 – El bus

Tipos

▶ Bus asíncrono

- ▶ Sin reloj. Las transmisiones de datos se coordinan con un protocolo de handshaking (control) entre emisor y receptor: un evento origina el siguiente, y así sucesivamente

▶ Ventajas

- ▶ Permite la conexión de dispositivos de un amplio rango de velocidades diferentes. Escalan mejor tanto con el número de dispositivos como con los cambios tecnológicos en los mismos. No hay problemas de sesgo de reloj, por lo que permite distancias más largas.

▶ Inconvenientes

- ▶ Es más lento, debido a la sobrecarga introducida para sincronizar a emisor y receptor. Puede necesitar un cierto número de líneas de control adicionales para implementar el protocolo. Es más difícil predecir el tiempo que va a llevar una determinada transacción.

▶ Los buses de E/S son habitualmente asíncronos



4.3 – El bus

Esquemas de arbitraje


- ▶ Como se gestiona el bus y su acceso por parte de los diferentes dispositivos
- ▶ Dos factores a considerar
 - ▶ Prioridad: quien tiene más prioridad y transmite primero
 - ▶ Imparcialidad (o justicia, fairness): a paridad de prioridad, todos deben tener la misma posibilidad de acceder al bus



4.3 – El bus

Esquemas de arbitraje


- ▶ Arbitraje en serie (Daisy chain arbitration)
 - ▶ Recorre los dispositivos desde el más prioritario hasta el menos
 - ▶ Las prioridades se determinan así en función de la posición del dispositivo en el bus



4.3 – El bus

Esquemas de arbitraje

- ▶ Arbitraje en paralelo centralizado
 - ▶ Se utilizan múltiples líneas de petición, por las que los diferentes dispositivos piden acceso al bus de forma independiente
 - ▶ Un árbitro centralizado selecciona uno de entre los dispositivos que han solicitado el bus y le notifica que ahora es el maestro del bus



4.3 – El bus

Esquemas de arbitraje

- ▶ **Arbitraje distribuido por autoselección**
 - ▶ Se emplean también múltiples líneas de petición de bus, pero ahora cada dispositivo determina de forma independiente si él es el solicitante de mayor prioridad sin necesidad de un árbitro



4.3 – El bus

Esquemas de arbitraje

- ▶ **Arbitraje distribuido por autoselección**
 - ▶ Se emplean también múltiples líneas de petición de bus, pero ahora cada dispositivo determina de forma independiente si él es el solicitante de mayor prioridad sin necesidad de un árbitro

- ▶ **Arbitraje distribuido por detección de colisión.**
 - ▶ Cada dispositivo solicita de forma independiente el bus.
 - ▶ En caso de múltiples peticiones simultáneas de bus se produce una colisión.
 - ▶ Una vez detectada la colisión se aplica un esquema que determine el dispositivo que será maestro de bus entre las partes en colisión.



4.3 – El bus

Esquemas de arbitraje


- ▶ Arbitraje distribuido por autoselección
 - ▶ Se emplean también múltiples líneas de petición de bus, pero ahora cada dispositivo determina de forma independiente si él es el solicitante de mayor prioridad sin necesidad de un árbitro

- ▶ Arbitraje distribuido por detección de colisión.
 - ▶ Cada dispositivo solicita de forma independiente el bus
 - ▶ En caso de múltiples peticiones simultáneas de bus se produce una colisión
 - ▶ Una vez detectada la colisión se aplica un esquema que determine el dispositivo que será maestro de bus entre las partes en colisión
 - ▶ Os suena de algo!!!!



4.3 – E1 bus

Jerarquía de buses



4.3 – El bus

Jerarquía de buses

▶ Bus local

- ▶ Conecta el procesador con la memoria principal
- ▶ Es el bus más importante del sistema desde el punto de vista de rendimiento

▶ Bus de expansión

- ▶ Conecta el procesador con los dispositivos periféricos
- ▶ ISA, EISA, PCI

▶ Bus dedicado


- ▶ Buses de propósito específico para el diálogo con un tipo concreto de dispositivo
- ▶ IDE, SCSI, AGP, USB, FireWire
- ▶ De hecho, el bus local también es un bus dedicado



4.3 – El bus

El bus local


- ▶ La interconexión entre los dispositivos más rápidos la gestiona el Northbridge
 - ▶ La red en muchos casos es una interconexión punto a punto
 - ▶ Y generalmente hay dos interconexiones que van a velocidades distintas
- ▶ Frecuencia
 - ▶ Interna: la de la CPU
 - ▶ Externa: generalmente una fracción de la interna de la CPU



4.3 – El bus

El bus local

- ▶ En la arquitectura actual, parte del NorthBridge y el SouthBridge se han integrado en el Platform Controller Hub (PCH)
- ▶ Mientras la parte de control de la memoria está integrada en la CPU



4.3 – El bus

El bus de expansión

- ▶ **Bus ISA (Industry Estandar Architecture)**

- ▶ 1980: 8bits, 1984:16 bits
- ▶ Ancho datos 8 bits: 4-6 MB/s; ancho de datos de 16 bits: 8-16,7 MB/s.
- ▶ Fue el primer bus del PC y aún se utiliza para algunas tarjetas (como el sonido).

- ▶ **Bus EISA (Extended ISA) (1988)**


- ▶ Tiene una ranura de 32 bits y és compatible con tarjetas ISA de 8 y 16 bits.
- ▶ 32 MB/s
- ▶ Permite que el controlador de disco duro y la tarjeta de red se comuniquen directamente.



4.3 – El bus

El bus de expansión

- ▶ **Bus PCI (Peripheral Component Interconnect) (1991)**
 - ▶ Bus local que comunica directamente el p con las ranuras de expansión.
 - ▶ Gran facilidad de uso y autoconfiguración (plug & play). De uso más extendido.
 - ▶ Sólo acepta tarjetas PCI, pero con placas base ISA/EISA/PCI se pueden insertar al mismo tiempo tarjetas ISA, EISA y PCI sin problemas.
 - ▶ 32 bits (33 MHz)/64 bits(33 i 666 MHz): 132 MB/s, 264MB/s - 528 MB/s
 - ▶ PCI-X 2.0 (2002) 64 bits: x1 2,1 GB/s; x2 4,2GB/s. PCI-X 3.0 8,5 GB/s



4.3 – El bus

El bus de expansión

▶ PCI-Express (2002)

- ▶ xn: número de canales. Ofrece canales de comunicación en cada dirección de 2,5Gb/s que dan un rendimiento de 250 MB/s
- ▶ x1 250 MB/s; x2 500 MB/s; x4 1 GB/s; x8 2 GB/s x16 4 GB/s; x32 8 GB/s efectivos en cada sentido.

▶ Especificación de PCI-Express 3.0 finalizada en Nov 2010.


- ▶ Compatible con las arquitecturas inferiores PCIe 1.x y 2.x.
- ▶ PCIe 1.x 2.5 Gb/s, por sentido ~250 MB/s, BW máximo ~4GB/s
- ▶ PCIe 2.x 5 Gb/s, por sentido ~500 MB/s, BW máximo ~8GB/s
- ▶ PCIe 3.x 8 Gb/s, por sentido ~1 GB/s, BW máximo ~16GB/s
- ▶ PCIe 4.x 16Gb/s, por sentido ~2 GB/s, BW máximo ~32GB/s (2017)
- ▶ PCIe 5.x 32Gb/s, por sentido ~2 GB/s, BW máximo ~64GB/s (2020)
- ▶ PCIe 6.x (en preparación)



4.3 – El bus

El bus de expansión


PCI, PCI-X



Bus compartido

- PCI-X extensión de PCI
- De 32 a 64 bits
- Mayor BW, reloj básico 66 MHz (en lugar de 33 MHz)

PCI- Express



Topología bus punto a punto

- Cada dispositivo tiene acceso directo e independiente al switch
- Canales de comunicación en cada dirección de 2,5Gb/s que dan un rendimiento de 250 MB/s



4.3 – El bus

Buses dedicados

▶ Bus AGP (Advanced Graphic Port)

- ▶ Diseñado exclusivamente para tarjetas de video AGP y sólo disponible desde el Pentium II.
- ▶ Bus de alta velocidad, a 66 MHz con datos de 32 bits.
- ▶ AGP 1.0 (1996): x1, x2. Max 533 MB/s
 - ▶ AGP 1X : $66,66 \text{ MHz} \times 1(\text{coef.}) \times 32 \text{ bits} / 8 = 266,67 \text{ MB/s}$
 - ▶ AGP 2X : $66,66 \text{ MHz} \times 2(\text{coef.}) \times 32 \text{ bits} / 8 = 533,33 \text{ MB/s}$
- ▶ AGP 2.0 (1998): x1, x2, x4. Max 1,06 GB/s
 - ▶ AGP 4X : $66,66 \text{ MHz} \times 4(\text{coef.}) \times 32 \text{ bits} / 8 = 1,06 \text{ GB/s}$
- ▶ AGP 3.0 (2002): x4, x8. Max 2,12 GB/s
 - ▶ AGP 8X : $66,66 \text{ MHz} \times 8(\text{coef.}) \times 32 \text{ bits} / 8 = 2,12 \text{ GB/s}$
- ▶ Ventajas frente PCI: arquitectura interna
 - ▶ No comparte el ancho de banda ya que sólo hay un bus AGP. No necesita mecanismos de arbitraje. Puede acceder a la memoria RAM a alta velocidad. Líneas específicas para hacer peticiones. Multiplicadores de velocidades para la transferencia de datos.
- ▶ En la actualidad, el bus AGP ha sido reemplazado por el bus PCIe 16x



4.3 – El bus

Buses dedicados

- ▶ **Bus IDE (Integrated Drive Electronics)**
 - ▶ Bus para la transferencia de información con los dispositivos de almacenamiento masivo (disquetera, disco duro, CD-ROM, etc.)
 - ▶ Controlador hardware en el propio dispositivo
 - ▶ Bus a 16 bits
 - ▶ Hasta el 2004, el principal estándar.
 - ▶ Controladores EIDE utilizan dos canales (primario y secundario), permiten la conexión de 4 dispositivos (maestros y esclavos). Cada canal EIDE requiere una IRQ (interrupción).



4.3 – El bus

Buses dedicados

- ▶ **Bus IDE (Integrated Drive Electronics)**

- ▶ ATA (Advanced Technology Attachment), controla los dispositivos de almacenamiento masivo de datos, como los discos duros y ATAPI (Advanced Technology Attachment Packet Interface)

- ▶ **Diferentes versiones ATA**

- ▶ ATA (1980): modos de transferencia PIO 0,1,2. 3,33MB/s, 5,22 MB/s. (IDE)

- ▶ ATA-2 (1996): modos de transferencia PIO 0,1,2, 3 i 4. Hasta 16,66 MB/s. (EIDE)

- ▶ ATA-3 (1998): modos de transferencia DMA i Ultra-DMA. Hasta 33 MB/s. (UATA o UDMA33)

- ▶ ATA-4 (2000): modos de transferencia Ultra-DMA 3 i 4. Hasta 66 MB/s. (UATA/66 o UDMA66)

- ▶ ATA-5 (2001): modos de transferencia Ultra-DMA 5. Hasta 100 MB/s. (UATA/100 UDMA100)

- ▶ ATA-6: modos de transferencia Ultra-DMA 6. Hasta 133 MB/s (UATA/133 o UDMA133)



4.3 – El bus

Buses dedicados

- ▶ **Desventajas**


- ▶ Comparte el bus con otros dispositivos (ej: Canal Primario Master y Primario Slave) y por lo tanto, la transferencia es más lenta ya que los accesos se realizan de manera alterna.

- ▶ **Actualmente sustituido por Serial ATA (SATA)**



4.3 – El bus Interfaces


- ▶ **SATA (Serial ATA)**
 - ▶ El más novedoso de los estándares de conexión, utiliza un bus serie para la transmisión de datos
 - ▶ Notablemente más rápido y eficiente que IDE
 - ▶ Más pequeño y plug&play.
 - ▶ SATA I con velocidad de transferencia de hasta 150 MB/s (en desuso),
 - ▶ SATA 2 hasta 300 MB/s
 - ▶ SATA 3 hasta 600 MB/s
 - ▶ Actualmente versión 3.5 (Jul. 2020)



4.3 – El bus

Buses dedicados


- ▶ **Bus SCSI (Small Computer System Interface)**
 - ▶ Bus de conexión paralelo para conectar dispositivos de gran capacidad de almacenamiento y velocidad de rotación
 - ▶ Actualmente únicamente discos duros, aunque en su inicio este bus tenía dispositivos como escáner o grabadoras de CD
 - ▶ Por ejemplo Fast-320DT ofrece una velocidad máxima de 640 MB/s



4.3 – El bus

Buses dedicados

- ▶ **Bus SCSI (Small Computer System Interface)**
 - ▶ Se presentan bajo tres especificaciones:
 - ▶ Standard SCSI, Máx. 5Mb/s.
 - ▶ FastSCSI, Máx. 10 Mb/s.
 - ▶ Wide SCSI o Ultra SCSI, Máx. 20 Mb/s.
 - ▶ Un controlador SCSI puede manejar hasta 7 discos duros SCSI (o 7 periféricos SCSI) (o 15 en el caso de Wide-SCSI) con conexión tipo margarita (daisy-chain).



4.3 – El bus

Buses dedicados

▶ SAS (Serial Attached SCSI)

- ▶ Interfaz de transferencia de datos en serie, sucesor del SCSI paralelo, aunque sigue utilizando comandos SCSI para interactuar con los dispositivos SAS
- ▶ Aumenta la velocidad y permite la conexión y desconexión en caliente
- ▶ Aumenta la velocidad de transferencia al aumentar el número de dispositivos conectados
 - ▶ Cada dispositivo puede utilizar el ancho de banda completo
 - ▶ Máximo de 128 dispositivos conectados.
 - ▶ 3Gb/s, 6 Gb/s, 12Gb/s
- ▶ El conector es el mismo que en la interfaz SATA y permite utilizar estos discos duros, para aplicaciones con menos necesidad de velocidad, ahorrando costes
- ▶ Por lo tanto, las unidades SATA pueden ser utilizadas por controladoras SAS pero no a la inversa, una controladora SATA no reconoce discos SAS



4.3 – El bus

Buses dedicados

- ▶ **Bus USB (Universal Serie Bus)**
 - ▶ Bus Serie
 - ▶ Estándar de conexión de dispositivos externos (impresoras, webcam, etc.) al ordenador
 - ▶ En teoría se pueden conectar hasta 127 dispositivos diferentes en cadena (en la práctica hay limitación de la longitud máxima del cable USB, a pesar de que se puede ampliar con hubs)
 - ▶ Existen tres versiones de este estándar
 - ▶ USB 1.0/1.1, velocidad de transferencia de datos desde 1,5 Mbits/s hasta 12 Mbits/s (1,5MB/s)
 - ▶ USB 2.0, permite llegar hasta los 480 Mbits/s (60 MB/s)
 - ▶ USB 3.0 (SuperSpeed USB), hasta 20 Gbit/s
 - ▶ USB 4.0 definido en 2019



4.3 – El bus

Buses dedicados

▶ Bus FireWire/IEEE 1394

- ▶ Bus Serie desarrollado por Apple (~1990)
- ▶ Estándar de conexión de periféricos (Cámaras de vídeo digitales, etc) de gran velocidad (hasta 400 Mbits/s)
- ▶ En teoría se pueden conectar hasta 63 dispositivos diferentes en cadena (en la práctica hay limitación de la longitud máxima del cable USB).
 - ▶ Alimentación por el bus
 - ▶ Mientras el USB 2.0 permite la alimentación de dispositivos sencillos y lentos que consumen un máximo de 2,5 W, como un mouse, los dispositivos FireWire pueden proporcionar o consumir hasta 45 W de corriente, más que suficiente para discos duros de alto rendimiento y baterías de carga rápida.
- ▶ Existen varias versiones de este estándar
 - ▶ FireWire 400, IEEE 1394, velocidad de transferencia de datos de 100Mb/s a 400 Mb/s
 - ▶ FireWire 800, IEEE 1394b, 800 Mb/s (hasta 3200 Mb/s con fibra óptica)
 - ▶ FireWire S800T, IEEE 1394c
 - ▶ FireWire S1600 y S3200, IEEE 1394-2008
 - ▶ “Steve Jobs declared FireWire dead in 2008”




4.3 – El bus

Buses dedicados


▶ Bus Thunderbolt

- ▶ Bus serie desarrollado por Intel (2011)
- ▶ Inicialmente llamado LightPeak
- ▶ Hasta 6 dispositivos en cadena
- ▶ Existen varias versiones de este estándar
 - ▶ v1: 10 Gb/s por canal (hay 2 canales)
 - ▶ v2: 20 Gb/s en total (permite agregar los dos canales en uno)
 - ▶ v3: 40 Gb/s y se puede usar un conector USB
 - ▶ Next: 80 Gb/s para múltiples transmisiones en alta resolución (8K)



4.3 – El bus

Buses dedicados




Tema 4. Dispositivos de E/S y buses

- ▶ Tema 1. Introducción
- ▶ Tema 2. El microprocesador
- ▶ Tema 3. Memoria
- ▶ Tema 4. Dispositivos de E/S y buses
 - ▶ Los discos
 - ▶ Arquitectura RAID
 - ▶ Buses
 - ▶ Periféricos externos
- ▶ Tema 5. DataCenters y modelos de comunicación

4.4 - Dispositivos de E/S

▶ Recordatorio




4.4 - Dispositivos de E/S

- ▶ La arquitectura de E/S proporciona la interfaz con el exterior
- ▶ Hay una gran variedad de periféricos (se necesitaría una lógica diferente para cada uno)
- ▶ Hay periféricos
 - ▶ Solo de Entrada: teclado, ratón, cámara fija, etc.
 - ▶ Solo de Salida: monitor, impresora, escáner, etc.
 - ▶ De E/S: pantalla táctil, red, disco duro, etc.
- ▶ Velocidad de transferencia de datos de los periféricos menor que la de la memoria o del procesador
- ▶ Los formatos y longitud de los datos no coincide con los del resto del ordenador
- ▶ La operación de cada periférico se tiene que controlar para que no perturbe la operación del procesador y de otros periféricos




4.4 - Dispositivos de E/S



4.4 - Dispositivos de E/S

- ▶ Se utilizan controladores como intermediarios entre procesador y periférico



4.4 - Dispositivos de E/S


Ventajas de los controladores

- ▶ Facilidad de interconexión
- ▶ Facilitan la programación de operaciones de E/S
- ▶ Lectura/escritura de registros que se hallan en la interfaz con el procesador (registros del controlador)
 - ▶ Registro de estado: bits que activa el controlador cuando se produce un evento procedente del periférico
 - ▶ Registro de control: programación de como ha de funcionar el periférico
 - ▶ Registro de datos: datos involucrados en la operación de E/S



4.4 - Dispositivos de E/S

Arquitectura de los controladores



4.4 - Dispositivos de E/S

- ▶ El Sistema Operativo (SO) generalmente controla la interfaz de E/S entre las aplicaciones y los dispositivos
- ▶ Virtualización
 - ▶ Los dispositivos E/S están compartidos entre varias aplicaciones
 - ▶ El acceso directo podría crear conflictos
- ▶ Sincronización
 - ▶ Procesador y controlador cooperan de forma asíncrona
 - ▶ Es necesario establecer un mecanismo que permita al procesador detectar los eventos exteriores que se producen
- ▶ Estandarización
 - ▶ Hay una variedad enorme de dispositivos E/S y de interfaces E/S
 - ▶ El SO gestiona las diferentes tecnologías (usando drivers) y presenta una interfaz común (a las aplicaciones y procesos)




4.4 - Dispositivos de E/S

Memory-mapped I/O

- ▶ El SO reserva una porción de la memoria para mapear el acceso a los dispositivos E/S
- ▶ Una operación de guardar o cargar usando estas direcciones implica el uso de estos dispositivos E/S
- ▶ Por ejemplo en un PC

I/O address range (hexadecimal)	device
000-00F	DMA controller
020-021	interrupt controller
040-043	timer
200-20F	game controller
2F8-2FF	serial port (secondary)
320-32F	hard-disk controller
378-37F	parallel port
3D0-3DF	graphics controller
3F0-3F7	diskette-drive controller
3F8-3FF	serial port (primary)



4.4 - Dispositivos de E/S

Isolated I/O

- ▶ Se usa una memoria a parte para la comunicación con los dispositivos E/S
- ▶ Se usan instrucciones específicas para hacer operaciones de lectura o escrituras de un dispositivos E/S
- ▶ Por ejemplo, en x86
 - ▶ La instrucción MOV hace referencia a la memoria
 - ▶ Las instrucciones específicas IN y OUT hacen referencia a una zona de memoria aislada de los dispositivos E/S



4.4 - Dispositivos de E/S

Sincronización


- ▶ Sincronización de las operaciones de E/S: mecanismo que permite al procesador detectar los eventos exteriores que se producen
 - ▶ Sincronización por consulta
 - ▶ Sincronización por interrupción



4.4 - Dispositivos de E/S

Sincronización por consulta


- ▶ El procesador consulta el registro de estado del dispositivo E/S para saber si hay algún dato nuevo
 - ▶ Bucle continuo esperando que cambie de estado
 - ▶ O hace otra cosa y vuelve a consultar de vez en cuando
- ▶ Más simple
- ▶ Más lento
 - ▶ Puede hacer perder tiempo al procesador ya que el bus es mucho más rápido que los dispositivos E/S
 - ▶ Gasta mucho tiempo innecesario en caso de dispositivos E/S rápido como discos duros, monitor, etc.



4.4 - Dispositivos de E/S

Sincronización por interrupción

- ▶ Después de enviar la orden de E/S, el procesador continua su tarea
- ▶ Es el controlador el que indica al procesador en el momento está preparado con una Interrupción
 - ▶ El procesador pasa a ejecutar la Rutina de Atención a la Interrupción (RAI)
 - ▶ Son claramente asíncronas (no asociadas a ninguna instrucción) y se pueden atender cuando se quiere
 - ▶ Pueden tener diferentes prioridades
- ▶ Ventajas
 - ▶ Mientras el dispositivo no está preparado, el procesador realiza trabajo útil hasta que sea interrumpido
- ▶ Inconveniente
 - ▶ Requiere un mínimo de soporte hardware



4.4 - Dispositivos de E/S

Ejemplo

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
- ▶ Ciclo medio por instrucción: CPI = 2 ciclos
- ▶ Se quiere imprimir un fichero de 10.000 bytes en una impresora láser que imprime 20 páginas por minuto
- ▶ Se supone que en promedio 1 página ~ 3.000 caracteres (1 carácter = 1 Byte)



4.4 - Dispositivos de E/S

Ejemplo

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
- ▶ Ciclo medio por instrucción: CPI = 2 ciclos
- ▶ Se quiere imprimir un fichero de 10.000 bytes en una impresora láser que imprime 20 páginas por minuto
- ▶ Se supone que en promedio 1 página ~ 3.000 caracteres (1 carácter = 1 byte)

Velocidad de transferencia

- ▶ Una instrucción tarda en promedio $2 \times 5 \text{ ns} = 10 \text{ ns}$
- ▶ La impresora imprime 20 páginas/min
 - es decir $20 \times 3.000 \text{ caracteres} = 60.000 \text{ caracteres/min} = 1.000 \text{ caracteres/s}$
 - Si 1 carácter = 1 byte → $1.000 \text{ caracteres/s} = 1.000 \text{ bytes/s}$



4.4 - Dispositivos de E/S

Ejemplo

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
- ▶ Ciclo medio por instrucción: CPI = 2 ciclos
- ▶ Se quiere imprimir un fichero de 10.000 bytes en una impresora láser que imprime 20 páginas por minuto
- ▶ Se supone que en promedio 1 página ~ 3.000 caracteres (1 carácter = 1 byte)

Velocidad de transferencia

- ▶ Una instrucción tarda en promedio $2 \times 5 \text{ ns} = 10 \text{ ns}$
- ▶ La impresora imprime 20 páginas/min
 - es decir $20 \times 3.000 \text{ caracteres} = 60.000 \text{ caracteres/min} = 1.000 \text{ caracteres/s}$
 - Si 1 carácter = 1 byte → $1.000 \text{ caracteres/s} = 1.000 \text{ bytes/s}$

Sincronización E/S por consulta

- ▶ La CPU entra en un bucle y envía un nuevo byte cada vez que la impresora está preparada para recibirlo.
 - ▶ La impresora tarda 10 s en imprimir 10.000 bytes
 - ▶ El procesador está ocupado con la operación de E/S durante 10 s (en este tiempo el procesador podría haber ejecutado 1000 millones de instrucciones)
-



4.4 - Dispositivos de E/S

Ejemplo

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
- ▶ Ciclo medio por instrucción: CPI = 2 ciclos
- ▶ Se quiere imprimir un fichero de 10.000 bytes en una impresora láser que imprime 20 páginas por minuto
- ▶ Se supone que en promedio 1 página ~ 3.000 caracteres (1 carácter = 1 byte)

Velocidad de transferencia

- ▶ Una instrucción tarda en promedio $2 \times 5 \text{ ns} = 10 \text{ ns}$
- ▶ La impresora imprime 20 páginas/min
 - es decir $20 \times 3.000 \text{ caracteres} = 60.000 \text{ caracteres/min} = 1.000 \text{ caracteres/s}$
 - Si 1 carácter = 1 byte → $1.000 \text{ caracteres/s} = 1.000 \text{ bytes/s}$

Sincronización E/S por interrupciones



4.4 - Dispositivos de E/S

Ejemplo

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
- ▶ Ciclo medio por instrucción: CPI = 2 ciclos
- ▶ Se quiere imprimir un fichero de 10.000 bytes en una impresora láser que imprime 20 páginas por minuto
- ▶ Se supone que en promedio 1 página ~ 3.000 caracteres (1 carácter = 1 byte)

Velocidad de transferencia

- ▶ Una instrucción tarda en promedio $2 \times 5 \text{ ns} = 10 \text{ ns}$
- ▶ La impresora imprime 20 páginas/min
 - es decir $20 \times 3.000 \text{ caracteres} = 60.000 \text{ caracteres/min} = 1.000 \text{ caracteres/s}$
 - Si 1 carácter = 1 byte → $1.000 \text{ caracteres/s} = 1.000 \text{ bytes/s}$

Sincronización E/S por interrupciones

- ▶ Cada vez que llega una interrupción, la CPI ejecuta la Rutina de Atención a la Interrupción (RAI) que tiene 10 instrucciones
 - ▶ Para transferir 10.000 bytes, la CPU ejecuta 10.000 veces la RAI
 - ▶ Se han de ejecutar 10×10.000 instrucciones para atender a la impresora
 - ▶ El procesador está ocupado durante $100.000 \times 10 \text{ ns} = 1 \text{ ms}$
-



4.4 - Dispositivos de E/S

Ejemplo 2

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
- ▶ Ciclo medio por instrucción: CPI = 2 ciclos
- ▶ Una instrucción tarda en promedio $2 \times 5 \text{ ns} = 10 \text{ ns}$
- ▶ Periférico: Disco con velocidad de transferencia de 10 Mbytes/s (1 byte cada 10^{-7} s)
- ▶ Se quiere transferir un fichero de memoria a disco de 10 Mbytes



4.4 - Dispositivos de E/S

Ejemplo 2

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
- ▶ Ciclo medio por instrucción: CPI = 2 ciclos
- ▶ Una instrucción tarda en promedio $2 \times 5 \text{ ns} = 10 \text{ ns}$
- ▶ Periférico: Disco con velocidad de transferencia de 10 Mbytes/s (1 byte cada 10^{-7} s)
- ▶ Se quiere transferir un fichero de memoria a disco de 10 Mbytes

- ▶ **Sincronización E/S por consulta**
- ▶ La CPU entra en un bucle y envía un nuevo byte cada vez que el disco está preparado para recibirlo.
- ▶ El disco tarda aproximadamente 1s en recibir un fichero de 10 Mbytes
- ▶ El procesador está ocupado con la operación de E/S durante 1s (en este tiempo el procesador podría haber ejecutado 200 millones de instrucciones)



4.4 - Dispositivos de E/S

Ejemplo 2

- ▶ Procesador a 200 MHz (tiempo ciclo = 5 ns)
 - ▶ Ciclo medio por instrucción: CPI = 2 ciclos
 - ▶ Una instrucción tarda en promedio $2 \times 5 \text{ ns} = 10 \text{ ns}$
 - ▶ Periférico: Disco con velocidad de transferencia de 10 Mbytes/s (1 Byte cada 10^{-7} s)
 - ▶ Se quiere transferir un fichero de memoria a disco de 10 Mbytes

 - ▶ **Sincronización E/S por interrupciones**
 - ▶ El disco genera una interrupción cada vez que está preparado para recibir un nuevo byte
 - ▶ Supongamos que la Rutina de Atención a la Interrupción (RAI) tiene 10 instrucciones
 - ▶ Para transferir 10 Mbyte hay que ejecutar aproximadamente 10^7 veces la RAI
 - ▶ Se tienen que ejecutar 100 millones de instrucciones para atender al disco
→ el procesador tarda 1s
 - ▶ El procesador está ocupado con la operación de E/S durante 1s
-



4.4 - Dispositivos de E/S

Primeras conclusiones


- ▶ Las operaciones de E/S mediante interrupciones reducen el tiempo que el procesador está ocupado gestionando un periférico lento
- ▶ Las E/S por interrupciones no mejora el tiempo que el procesador está ocupado en atender un periférico rápido



4.4 - Dispositivos de E/S


DMA (Direct Access Memory)

- ▶ Transferencia de la información por acceso directo a memoria
- ▶ Es necesario un nuevo controlador
- ▶ El propio controlador DMA accede directamente a memoria sin el control del procesador
 - ▶ Cuando el procesador le cede el control del bus
 - ▶ Cuando le roba un ciclo de bus
- ▶ Datos que envía el procesador inicialmente
 - ▶ Tipos operación, dirección del dispositivo de E/S, dirección de memoria, cantidad de datos a transferir
 - ▶ La operación queda delegada al controlador DMA
 - ▶ Cuando finaliza envía una interrupción al procesador
- ▶ Útil si se quieren transmitir varios bloques consecutivos y si los periféricos son rápidos



4.4 - Dispositivos de E/S


DMA (Direct Access Memory)



4.4 - Dispositivos de E/S

DMA (Direct Access Memory)


- ▶ Los periféricos están conectados al controlador DMA
 - ▶ Puede haber uno o varios DMA
- ▶ El controlador DMA se ve como un dispositivo memory-mapped I/O por parte del procesador
 - ▶ Una vez inicializado por parte del procesador, el DMA se preocupa del uso del bus y de la transferencia de datos



4.4 - Dispositivos de E/S

DMA (Direct Access Memory)

- ▶ El controlador puede ser un dispositivo muy simple
 - ▶ Puede ser una simple maquina de estado con algo de memoria que tiene pre-programada todas las tareas posibles
- ▶ O puede ser un procesador I/O
 - ▶ Puede ser programado y puede ejecutar instrucciones



4.4 - Dispositivos de E/S

Ejemplo

- ▶ Procesador a 3 GHz
- ▶ Se quieren transferir 15 Mbytes de la memoria a un dispositivo de E/S
- ▶ Rutina de Atención a la Interrupción necesita 300 ciclos
- ▶ Transferencia de datos usa 100 ciclos
- ▶ Transferencia a 50 Mbits/s con un bus de 64 bits
- ▶ DMA usa 1000 ciclos y transfiere una página de 50 kbytes a la vez



4.4 - Dispositivos de E/S

Ejemplo – por consulta

- ▶ Procesador a 3 GHz
- ▶ Se quieren transferir 15 Mbytes de la memoria a un dispositivo de E/S
- ▶ Rutina de Atención a la Interrupción necesita 300 ciclos
- ▶ Transferencia de datos usa 100 ciclos
- ▶ Transferencia a 50 Mbits/s con un bus de 64 bits
- ▶ DMA usa 1000 ciclos y transfiere una página de 50 kbytes a la vez

- ▶ **Transferencia por consulta**
- ▶ Se transfieren 15 Mbytes usando un bus a 50 Mbit/s (6.25 Mbytes/s)
- ▶ El procesador está ocupado todo el tiempo que tarda la transferencia
- ▶ La transferencia tarda $15 \text{ Mbytes} / 6.25 \text{ Mbytes/s} = 2.4 \text{ s}$



4.4 - Dispositivos de E/S

Ejemplo – por interrupción

- ▶ Procesador a 3 GHz
 - ▶ Se quieren transferir 15 Mbytes de la memoria a un dispositivo de E/S
 - ▶ Rutina de Atención a la Interrupción necesita 300 ciclos
 - ▶ Transferencia de datos usa 100 ciclos
 - ▶ Transferencia a 50 Mbits/s con un bus de 64 bits
 - ▶ DMA usa 1000 ciclos y transfiere una página de 50 kbytes a la vez

 - ▶ **Transferencia por interrupción**
 - ▶ El procesador ejecuta la RAI cada vez que se ha acabado la transferencia de 64 bits.
 - ▶ La RAI se ejecuta un total de $15 \text{ Mbytes} / 64 \text{ bits} = 1,97 \cdot 10^6$ veces
 - ▶ Cada vez que se ejecuta una RAI, el procesador debe gestionar la transferencia de datos, por lo tanto, se necesitan $300 + 100 \text{ ciclos} = 400 \text{ ciclos}$.
 - ▶ El procesador está ocupado durante
 - ▶ $1,97 \cdot 10^6 \text{ veces} \times 400 \text{ ciclos} / 3 \text{ GHz} = 0.262 \text{ s}$
-



4.4 - Dispositivos de E/S

Ejemplo – por DMA

- ▶ Procesador a 3 GHz
- ▶ Se quieren transferir 15 Mbytes de la memoria a un dispositivo de E/S
- ▶ Rutina de Atención a la Interrupción necesita 300 ciclos
- ▶ Transferencia de datos usa 100 ciclos
- ▶ Transferencia a 50 Mbits/s con un bus de 64 bits
- ▶ DMA usa 1000 ciclos y transfiere una página de 50 kbytes a la vez

- ▶ **Transferencia por DMA**
- ▶ DMA envía una interrupción al procesador cada vez que se transfiere una página
- ▶ Hay en total 15 Mbytes / 50 kbytes = 308 páginas
- ▶ El procesador ejecutará una gestión de DMA y de interrupción por cada página
- ▶ La ejecución de una RAI y de una DMA requieren 300 + 1000 ciclos = 1300 ciclos.
- ▶ Por lo tanto, el procesador está ocupado durante
- ▶ 308 veces x 1300 ciclos / 3 GHz = 0.133 ms



Arquitectura i Configuracions Informàtiques

Tema 4. Dispositivos de E/S y buses

Davide Careglio